模拟信号无处不在，在数字世界里，模拟信号只能转换为数字信号来处理，ADC(Analog to Digital Converter)模/数转换器就是模数之间的关键桥梁。F28335的CAP与EQEP处理开关类信号、脉冲类信号，但如电压、电流、温度、压力、湿度、速度、加速度等幅值随着时间连续变化的模拟信号的处理，就必需用到ADC。

1 ADC转换步骤

    A/D转换器（ADC）将模拟量转换为数字量通常要经过四个步骤： 采样、保持、量化和编码 。

    所谓采样，就是将一个时间上连续变化的模拟量转化为时间上离散变化的模拟量。如图1所示。

将采样结果存储起来，直到下次采样，这个过程称作保持。一般，采样器和保持电路一起总称为采样保持电路。

    将采样电平归化为与之接近的离散数字电平，这个过程称作量化。

    将量化后的结果按照一定数制形式表示就是编码。

    将采样电平（模拟值）转换为数字值时，主要有两类方法：直接比较型与间接比较型。

    直接比较型：就是将输入模拟信号直接与标准的参考电压比较，从而得到数字量。属于这种类型常见的有并行ADC和逐次比较型ADC。

    间接比较型：输入模拟量不是直接与参考电压比较，而是将二者变为中间的某种物理量再进行比较，然后将比较所得的结果进行数字编码。属于这种类型常见的有双积分型的ADC。

    采用逐次逼近法的A/D转换器是由一个比较器、D/A转换器、缓冲寄存器及控制逻辑电路组成，如图2所示。

图 2

F28335片内集成的ADC转换模块的核心资源是一个12位的模/数转换器，12位的精度处于一般水平，能够适合大多数测量需要，若需要用到更高精度的AD，如16位的或者24位的，就需要考虑外扩。AD转换模块的价格是相对比较高的，重要的资源就要充分利用，在电子电路中通常采用的方法就是分时多路复用。同样，在F28335内核中，通过多路复用后有16个模拟转换输入通道，多路复用实际是用时间换资源， 16个通道肯定是不能并行转换的，而在AD模块转换的时候，实际采用2个采样保持器，2个采样保持器的结果肯定也不能同时转换，都是分时转换，2个采样保持器复用1个AD转换模块，16个输入通道复用2个采样保持器，尽管只有1个AD模块，但2个采样保持器保证了F28335的ADC转换模块也能够同时采样2个输入通道，同时采样，但并不同步转换，但从最终结果来看就等效为同步转换,对于电力系统中通常需要三相电压实时同步采集，F28335内置AD就不够用了，不得已只能外扩。这16个输入通道，2路采样保持器，如何组合，先后转换顺序如何确定，如何响应触发源？这就由2个8通道排序器（SEQ1、SEQ2）完成。

这两个排序器可以独立使用，这样就可以两组8通道分别排序，可以同时响应两路触发源，也可以级联使用，这样就是1组16通道分别排序，只能响应1路触发源。AD什么时候开始转换，什么时候结束转换，分别由ADC的触发源以及中断响应程序来控制。AD最终转换结果保存在结果寄存器内。在ADC模块中排序器就好像是整个ADC模块的控制器一样。F28335的ADC转换模块的原理框图如图11.4所示。

   F28335的ADC模块主要包括以下特点：

· 12位模数转换；

· 2个采样保持器(S/H)；

· 同时或顺序采样；

· 模拟电压输入范围0~3V；

· ADC转换时钟频率最高可配置为25MHz，采样带宽12.5MHZ；

· 16通道模拟输入；

· 排序器支持16通道独立循环“自动转换”，每次转换通道可以软件编程选择；

· 16个结果寄存器存放ADC转换的结果，转换后的数字量表示为：4095 x 输入模拟值-ADCLO

                                                                         3

   输入模拟值在0~3之间

· 多个触发源启动ADC转换(SOC)：

· S/W---软件立即启动

· 外部引脚

· ePWMx SOCA启动

· ePWMx SOCB启动

· 灵活的中断控制，允许每个或者每隔一个序列转换结束产生中断请求；

· 排序器可工作在启动/停止模式；

· 采样保持(S/H)采集时间窗口有独立的预定标控制；

   在使用ADC转换模块时，特别要注意的是F28335的AD的输入范围0~3v,若输入负电压或高于3V的电压就会烧坏AD模块，这一点要务必引起重视。超出输入范围的电压可在前级电路，通过电阻分压，或运放比例电路进行处理后，再输入。 连接到ADCINxx引脚的模拟输入信号要尽可能的远离数字电路信号线，ADC模块的电源供电要与数字电源隔离开,避免数字电源的高频干扰，ADC的参考源是影响AD精度的一个重要因素，注意ADC参考源的电压纹波处理。 

ADC的排序器操作

    F28335的ADC转换模块有2个独立的8状态排序器（SEQ1与SEQ2），这两个排序器还可以级联为1个16状态的排序器（SEQ）。这里的状态是指排序器内能够完成的AD自动转换通道的个数。8状态排序器指的是能够完成8个AD转换通道的排序管理。2个排序器可有两种操作方式，分别为单排序器方式（级联为1个16状态排序器，即级联方式）和双排序器方式（2个独立的8状态排序器）。AD转换模块每次收到触发源的开始转换（SOC）请求时，就能够通过排序器自动完成多路转换，将模拟输入信号引入采样保持器与ADC内核。转换完成后,将转换结果存入结果寄存器。两种操作方式的最大差别就在于，单排序操作方式（即级联方式）响应触发源是唯一的，可双排序的方式可以分别响应各自的触发源。单排序操作方式简单，双排序操作方式复杂。两种工作方式都可以进行顺序采样或者同步采样，两种采样方式最大不同的在于，顺序采样相当于是串行模式，同步采样相当于并行模式，能保证信号的同时性，显然同步采样的要求高一些，两个采样保持器，决定了最多能够进行2路同步，这在电气常用控制中，跟PWM控制结合起来，很有用，但超过2路同步，就无能为力，在三相电压、电流同时采样中，这个就不够了，这就需要外扩了。采样的时候，可以多次采样，然后求平均，以获得比单采样方式更精确的结果。见下图11-5

级联操作方式

 启动ADC之前，首先要进行一些初始化的工作。初始化转换的最多通道数（MAX_CONV），这个参数限制了最多有效通道数，对于级联模式，最大为16，在双排序方式下，最大为8，假如输入信号为6，设置值为4，实际只有4个输入有效通道。 配置需要的转换输入信号对应的转换次序（CHSELxx），最终的转换结果存放到各自的结果寄存器（RESULT0-RESULT15），结果寄存器不与输入通道完全对应，结果寄存器与转换次序对应。

 双排序器操作方式

 当ADC工作在双排序器工作方式下时，2个8状态排序器(SEQ1和SEQ2)是彼此独立的。在这种方式下PWMA触发SEQ1，PWMB触发SEQ2，触发源是独立的。双排序器工作方式可以将ADC看成两个独立的A/D转换单元，每个单元由各自的触发源触发转换。

在双排序器连续采样模式下，一旦当前工作的排序器完成排序，任何一个排序器的挂起ADC开始转换都会开始执行。例如，假设当SEQ1产生ADC开始转换请求时，A/D单元正在对SEQ2进行转换，完成SEQ2的转换后会立即启动SEQ1。SEQ1排序器有更高的优先级，如果SEQ1和SEQ2的SOC请求都没有挂起，并且SEQ1和SEQ2同时产生SOC请求，则ADC完成SEQ1的有效排序后，将会立即处理新的SEQ1的转换请求，SEQ2的转换请求处于挂起状态。

 双排序方式使用了2个排序器，SEQ1/SEQ2能在一次排序过程中对8个任意通道进行排序转换。每次转换结果保存在相应的结果寄存器中，这些寄存器由低地址向高地址一次进行填充。

 每个排序器中的转换通道个数依然受MAX CONVn控制，最大控制通道数为7，而不是前边的16了。该值在自动排序的转换开始时被载到自动排序状态寄存器（AUTO_SEQ_SR）的排序计数器控制位（SEQ CNTR3-0），MAX CONVn的值在0-7范围内变化。当排序器安排内核从CONV00开始按顺序转换时，SEQ CNTRn的值从装载值开始向下计数，直到SEQ CNTRn等于0。一次自动排序完成的转换数为（MAX CONVn +1）。

 见图11-6

排序器的启动/停止模式

    排序器的启动/停止模式是相对于连续的自动排序模式而言的，任何一个排序器（SEQ1、SEQ2或SEQ）都可以工作在启动/停止模式，这种方式可在不同时间上分别和多个启动触发信号同步。一旦排序器完成了第一个排序（假定排序器在中断服务子程序中未被复位），可允许排序器不需要复位到初始状态CONV00情况下重新触发排序器。因此当一个转换序列结束时，排序器就停止在当前转换状态。在这种工作模式下，ADCTRL1寄存器中的连续运行位（CONT RUN）必须设置为0。

    输入触发源

    每个排序器都有一系列可以使能或禁止的触发源。SEQ1、SEQ2和级联SEQ的有效输入触发如表11.1所列。

排序器转换的中断操作

    排序器有两种中断工作模式，中断模式1为每个EOS转换结束信号到来时产生中断请求，中断模式2为每隔1个EOS转换结束信号到来时产生中断请求。这两种方式由ADCTRL2寄存器中的中断模式使能控制位决定。

ADC的时钟控制

     外设时钟HSPCLK是通过ADCTRL3寄存器的ADCCLKPS[3~0]位来分频的，然后再通过寄存器ADCTRL1中的CPS位进行2分频或不分频。此外，ADC模块还通过扩展采样获取周期调整信号源阻抗，这由ADCTRL1寄存器中的ACQ_PS3~0位控制。这些位并不影响采样保持和转换过程，但通过延长转换脉冲的长度可以增加采样时间的长度。如图11.7所示。

   参考电压选择

    F28335处理器的模/数转换单元的参考电压有2种提供方式，即内部参考电压和外部参考电压，外部参考电压分别为2.048V、1.5V或1.024V。具体选择哪种参考电压由控制寄存器3的第8位（EXTREF）控制，一般情况下，尽量选择内部参考源。如图11.16所示，这种设计方式为模/数转换的增益校准提供了方便。为了获得良好的增益性能，处理器要求2个参考引脚ADCREFP和ADCREFM的电压差为1V。一般情况下，ADCREFP的电压为2X(1±5%)V，ADCREFM的电压为(1±5%)V。见下图11.8

图11.9给出了外部参考电路，该电路采用精准的参考电压并通过分压保证准确的参考范围，在给处理器引脚提供之前增加缓冲电路。采用该电路主要有2个优点：

    稳定的ADCREFP和ADCREFM对于实现良好的ADC性能非常重要，然而ADCREFP和ADCREFM是静态的，而ADC使用参考则是动态的。在每次模/数转换过程中对两个参考电压引脚进行采样，并且要求在特定的ADC时钟周期内能够稳定。外部参考电路刚好能够满足ADC的动态和稳定性要求。

    在ADC操作过程中ADCREFP和ADCREFM的电流会有所波动，如果不采用外部缓冲电路则分压电阻上的电流会产生变化，从而改变输入的参考电压值，结果会使增益误差变大。

    图11.9给出的外部参考电路为ADCREFP和ADCREFM引脚分别提供2.048V和1.0489V参考电压，为减少参考信号负载对参考电压的影响增加了缓冲电路。ADCREFP和ADCREFM的参考电压差要求等于1V，外部实际电压差位0.999V，满足1%的误差要求。ADC的精度除了受原理上的设计的影响，选择的元器件的精度也会影响ADC的精度。此外，在PCB设计时所有元器件应尽量靠近ADCREFP和ADCREFM引脚。

上电次序

    ADC复位时即进入关闭状态，从关闭状态上电时ADC应遵循以下步骤：

（1）如果采用外部参考电压时，采用ADCREFSEL寄存器的15~14位使能该外部参考模式。必须在带隙上电之前使能该模式。

（2）通过置位ADCTRL3寄存器的7~5位（ADCBGRFDN[1：0],ADCPWDN）能够给参考信号、带隙和模拟电路一同上电

（3）在第一次转换运行之前，至少需要延迟5ms。

    在ADC断电时，上述3个控制位要同时清除。ADC供电模式可由软件控制，与器件的供电模式是相互独立的。可通过设置ADCPWDN将ADC断电，但此时带隙和参考信号仍带电，设置ADCPWDN控制位重新上电后，在进行第一次转换之前需要延迟20us。

注意：F28335中的ADC模块在所有电路上电之后需要延迟5ms，这一点跟一些其余DSP的AD模块有所不同。